

VLSI

مدرس: خانم حسینی

به نام خداوند جان و خرد  
خداوند نام و خداوند جای  
خداوند کیهان و کرد و ناپسند  
کزین برتر اندیشه بر نکند  
خداوند روزی ده رهنمای  
فروزنده ماه و ناپسند و مهر



تکنولوژی	تعداد تقریبی ترانزیستورها در هر تراشه	محصولات نوعی
۱۹۴۷ اختراع ترانزیستور	۱	
۱۹۵۰ اجزاء گسسته	۱	دیود و ترانزیستور
SSI ۱۹۶۱	۱۰	گیت های منطقی
MSI ۱۹۶۶	۱۰۰-۱۰۰۰	شمارنده مالترا پلکسر
LSI ۱۹۷۱	۱۰۰۰-۲۰۰۰۰	میکروپروسسورهای ۸ بیتی
VLSI ۱۹۸۰	۲۰۰۰۰-۱۰۰۰۰۰۰	میکروپروسسورهای ۱۶ و ۳۲ بیتی
ULSI ۱۹۹۰	۱۰۰۰۰۰۰-۱۰۰۰۰۰۰۰	میکروپروسسورهای خاص

**SSI : Small Scale Integrated Circuit** ( مجتمع سازی در مقیاس کوچک )

**MSI : Medium Scale Integrated Circuit** (مجتمع سازی در مقیاس متوسط)


**LSI : Large Scale Integrated Circuit** (مجتمع سازی در مقیاس بزرگ )

**VLSI : Very large Scale Integrated Circuit** (مجتمع سازی در مقیاس بسیار بزرگ)

**ULSI : Ultra Large Scale Integrated Circuit** (مجتمع سازی در مقیاس خیلی خیلی بزرگ)




## Moore's Law قانون مور




این شکل بیانگر قانونی است که به خاطر پیش بینی گوردون مور بنیانگذار شرکت Intel به قانون مور معروف شده است.

## Gordon Moore گوردون مور

در واقع مور پیش بینی کرد، تعداد ترانزیستورهای به کار رفته در تراشه، هر ۱۸ ماه دو برابر می شود. این پیش بینی تا حد زیادی به وقوع پیوسته است و مقدار کمی انحرافی که دارد به واسطه‌ی مسائلی نظیر طراحی و تست می باشد.



تکنولوژی های جدید دیگری نیز نظیر GaAs مطرح شده است ، این تکنولوژی ها برای مدارات منطقی با سرعت بالا و پردازنده های دیجیتال استفاده می شود . علاوه بر آن تکنولوژی های GaAs خواص موتوالکترونیکی مناسبی از خود نشان می دهد و ترکیب این تکنولوژی با سیلیسیم ( Si ) امکانات مناسبی را برای طراحان فراهم می کند .



نمودار روبرو انواع تکنولوژی های موجود را از نظر تاخیر انتشار و توان مصرفی در هر گیت ، با یکدیگر مقایسه می کند.

۱- تعداد قطعاتی که می توان در یک چپ ( Chip ) قرار داد بسیار بالا است.

1-High Integration Densit

۲- توان مصرفی پایین

2-Low Power Dissipation

۳- سوئینگ ریل تو ریل یا خط تا خط

3-Rail To Rail Swing

هنگامی که خروجی صفر می شود ، در مدارات VLSI یی که مبتنی بر تکنولوژی CMOS هستند به منزله ی زمین شدن خروجی است . به همین ترتیب ، ۱ شدن خروجی به منزله ی این است که VDD کامل را در خروجی داریم ، این مسئله از لحاظ حاشیه ی نویز اهمیت ویژه ای دارد به طوری که اگر نویزی به خروجی مدار اعمال شود ، امکان اشتباه کردن مدار بعدی ( که ورودی آن خروجی مدار اول است ) بسیار کاهش می یابد .

۴- پاسخ متقارن برای High و Low شدن

4-Symmetrical Transient Response

۵- طراحی مدارهای دینامیکی

5-Dynamic Circuit Design

۶- روش های بسیاری برای طراحی مدارات لاجیک مبتنی بر این تکنولوژی وجود دارد.

6- Many Logic Design Techniques

## ترانزیستورهای : MOS

۱- NMOS


۲- PMOS

این ترانزیستورها به دو دسته کلی تقسیم می شوند :




ادوات NMOS در یک لایه زیرین به عنوان بستر که از نوع p می باشد در سطح متوسطی آلاینش یافته ایجاد می شود .

نواحی سورس و درین با نفوذ ناخالصی نوع n از طریق ماسک های مناسب در این نواحی شکل می گیرند . این کار موجب ایجاد نواحی تخلیه ای بین  $n^+$  و p می گردد . اتصالات سورس و درین توسط یک لایه ی فلز انجام می گیرد . همچنین یک گیت پلی سیلیسیمی روی لایه ای از عایق بین نواحی سورس و درین قرار داده می شود .




ترانزیستور nMOS افزایشی

برای ایجاد یک ترانزیستور خوب باید ترانزیستور به گونه ای ساخته شود که قابلیت ایجاد کنترل بین سورس و درین وجود داشته باشد . این قابلیت با دو روش به دست می آید که منجر به پیدایش ترانزیستورهای افزایشی و تخلیه ای می گردد . شکل زیر ترانزیستور NMOS در مد افزایشی را نشان می دهد که برای ایجاد کانال در این ترانزیستور لازم است ولتاژمناسبی به گیت-سورس آن اعمال شود و در نهایت وجود میدان الکتریکی بین درین و سورس مسیر هدایتی برای ایجاد جریان فراهم می کند .



ترانزیستور nMOS افزایشی




یکی دیگر از راه های کنترل جریان در ترانزیستور NMOS این است که کانال ترانزیستور در وضعیت  $V_{gs} = 0$  موجود باشد .

این حالت هنگامی رخ می دهد که در ساخت قطعه قبل از قرار دادن عایق و گیت ناخالصی مناسبی در ناحیه ی بین سورس و درین کاشته شود . در این حالت ترانزیستور NMOS تخلیه ای خواهیم داشت :

تحت این شرایط ، سورس و درین توسط یک کانال به هم متصل می شوند و برای بسته شدن کانال لازم است ولتاژ منفی به گیت اعمال شود .


در هر دو نوع ( مُد ) ترانزیستورهای NMOS جریان ناشی از حرکت الکترون ها است






ترانزیستور PMOS از یک لایه ی زیرین با ناخالصی نوع n و میزان آلاش متوسط ایجاد می شود سپس نواحی سورس و درین از نوع ناخالصی ۳ ظرفیتی ایجاد شده و اکسید گیت بین ناحیه ی سورس و درین و پلی سیلیکان بر روی گیت قرار دارد . در این حالت نیز همانند NMOS افزایشی باید ولتاژ مناسبی به گیت اعمال شود تا کانال تشکیل شود . این ترانزیستور در واقع ترانزیستور NMOS افزایشی است . در ترانزیستورهای NMOS حاملهای جریان حفره ها هستند ، با توجه

به اینکه قابلیت تحرک حفره ها حدودا دو و نیم برابر کمتر از قابلیت تحرک الکترون ها می باشد ، ترانزیستورهای NMOS از سرعت کمتری نسبت به ترانزیستورهای NMOS برخوردار می باشند .





اعمال ولتاژ به گیت →




$$V_{gs} > V_{th}$$

$$V_{ds} = 0$$

برای تشکیل کانال و در ابتدای کار حداقل ولتاژی به نام ولتاژ آستانه ، باید بین گیت و سورس اعمال شود ، در این حالت هنوز جریانی بین درین و سورس عبور نمی کند .




در حالت غیر اشباع باتریودی کار می‌کند



$$V_{gs} > V_t$$

$$0 < V_{ds} < V_{gs} - V_t$$

در ناحیه اشباع



$$V_{gs} > V_t$$

$$V_{ds} > V_{gs} - V_t$$



با اعمال ولتاژ به  $V_{ds}$ ، جریانی از کانال عبور خواهد کرد، با افزایش بیشتر  $V_{gs}$ ، جریان افزایش می یابد. در این حالت قطعه در ناحیه ی عملیاتی غیراشباع باتریودیک قرار می گیرد؛ حالا اگر  $V_{ds}$  را از  $V_{gs} - V_t$  بیشتر کنیم، در بخشی از کانال در نزدیکی درین میدان الکتریکی قوی ایجاد می شود و بدین ترتیب کانال در این قسمت تنگیده می شود. ویژگی این ناحیه که به ناحیه ی اشباع معروف است این است که تقریباً جریان، ثابت باقی می ماند. در تمامی حالات مذکور، همواره باید  $V_{gs}$  بزرگتر از  $V_t$  باشد و هرگاه  $V_{gs}$  کوچکتر از  $V_t$  شود، کانال از بین رفته و جریانی عبور نمی کند.









## عملکرد ترانزیستور NMOS تخلیه ای



با توجه به اینکه در ادوات تخلیه ای ، مرحله ی اضافی کاشت ناخالصی وجود دارد ، حتی به ازای  $V_{gs} = 0$  نیز کانال وجود دارد و برای از بین بردن کانال لازم است ولتاژ منفی به گیت سورس اعمال شود .

## نمادهای ترانزیستورهای : NMOS



نماد ترانزیستور nMOS افزایشی

نماد ترانزیستور nMOS تخلیه‌ای

نماد ترانزیستور pMOS افزایشی

## مراحل ساخت افزاره : NMOS



فرآیندهای مورد استفاده برای NMOS علاوه بر آنکه به خودی خود دارای اهمیت هستند ، برای شرح تکنولوژی های CMOS و BICMOS از این دید که این فرایندها چند مرحله اضافه تر از NMOS دارند مفید خواهند بود .

Device = ( افزاره )

۱- فرایند بر روی یک قرص (Wafer) نازک که از شمش بلور سیلیسیم بریده شده و از درجه خلوص بالایی برخوردار است انجام می شود . به هنگام رشد بلور ، ناخالصی از

نوع p (نظیر بور به میزان  $10^{15} \frac{atm}{cm^3}$  یا  $10^{16} \frac{atm}{cm^3}$ ) آرایش می یابد .

P - Si




۲- در مرحله ی دوم یک لایه  $\text{SiO}_2$  در سرتاسر سطح ویفر رشد داده می شود . این لایه به عنوان مانعی برای ورود ناخالصی ها عمل می کند .




۳- سطح قرص با فتورزیست پوشیده می شود ، بدین ترتیب که ماده را روی سطح قرص ریخته و قرص را با سرعت می چرخانند تا به ضخامت مورد نیاز به طور یکنواخت روی سطح قرص توزیع شود .



۴- لایه ی فتورزیست از پشت یک نقاب در معرض نور ماوراءبنفش قرار می گیرد ، این نقاب نواحی که باید نفوذ انجام شود و کانال ترانزیستور ساخته شود را ایجاد می کند . به طور مثال نواحی که در معرض اشعه ماوراءبنفش قرار گرفته اند پلیمریزه یا سخت می شود و نواحی که مورد نیاز هستند توسط یک نقاب پوشیده شده و دست نخورده باقی می ماند .




۵- سپس نواحی مورد نظر به همراه  $\text{SiO}_2$  زیر آن حکاکی و حذف می شوند . در این حالت etching به طوریکه سطح قرص را در پنجره که توسط نقاب تعیین شود نمایان می شود .







✓ ۶- در مرحله ی ۵ بعد از برداشتن مالتی فتورزیست یک لایه نازک از  $\text{SiO}_2$  روی سطح یک تراشه رشد داده می شود و سپس برای تشکیل ساختار گیت بر روی آن پلی سیلیسیم لایه نشانی می شود .



۷- با نقاب گذارهای بیشتر اکسید نازک در سایر قسمت هایی که قرار است ناخالصی نوع  $n$  نفوذ داده شود و این نواحی نمایان می شود . (اعمال ناخالصی در اینجا ناخالصی نوع  $n$ ) توسط روشهای مختلفی از جمله روش نفوذ و کاشت یونی انجام می گردد .




## ۱- روش نفوذی :






ایجاد نواحی فعال (در اینجا نواحی  $n^+$ ) توسط روشهای نظیر روش آلیاژی نفوذ و کاشت یونی صورت می گیرد. روش کاشت نفوذی رایج ترین روش در میان سایر روشهاست. در این روش عمل نفوذ توسط گرم کردن قرص با درجه حرارت های بالا و عبور گازی حاوی ناخالصی مناسب از نوع  $n$  از روی سطح نیمه هادی حاصل می شود.




روش کاشت یونی روش دقیق تر از سایر روش هاست و مهمترین مزیت آن نسبت به سایر روشها کنترل دقیق میزان ناخالصی تزریق شده به نیمه هادی است، به این صورت که منبعی از یون مورد نظر ایجاد شده یونها در لوله های شتاب دهنده انرژی های جنبشی معادل چندین نیمه هادی متوقف می شود، به این صورت پیوند مورد نظر تشکیل می شود.

۸- اکسید ضخیم  $\text{SiO}_2$  بار دیگر روی سطح رشد داده می شود و سپس با فتورزیست نقاب گذاری زدوده می شود تا نواحی انتخابی از گیت پلی سیلیسیم و نواحی  $\text{S}$  و  $\text{O}$  که باید در آن انجام شود نمایان می شود.





۹- در این مرحله لایه فلزی بر روی نواحی مشخصی نشانده می شود.



زندگی یعنی ہیاہو، زندگی یعنی مکاہو، زندگی یعنی شب نو، روز نو، اندیشہ نو

سادو سروزباشید  
پیہ . پیہ